香港经典a毛片免费观看播_日本精品一区二区三区高清_欧美另类亚洲综合久青草_av手机每日更新

DNVUF4A使用高I / O數(shù)量的2892引腳倒裝芯片BGA封裝。在該封裝中，VU440具有1404個(gè)I / O和48個(gè)GTH通道（16 Gb / s）。全部利用。在FPGA之間提供了豐富的固定互連（差分或單端）。所有FPGA到FPGA的互連都按LVDS布線，但可以降低頻率單端使用。四個(gè)Virtex UltraScale FPGA的100％資源專用于用戶應(yīng)用程序。

l  四個(gè)Xilinx Virtex UltraScale FPGA（A2892）：

?  VU440-3，-2，-1（最快到最慢）

?  116+百萬個(gè)ASIC門（ASIC度量）

l  通過DNCPU板托管

?  通過iPASS電纜的8通道GEN3 PCIe

?  10/100 / 1000BASE-T以太網(wǎng)

?  USB 2.0

?  單機(jī)版

l  可以使用DNBC3_SODM204通過3個(gè)DNBC擴(kuò)展連接器添加內(nèi)存

?  DDR4（直接由DNBC3_DDR4托管）

?  DNSODM204_SSRAM1_8V

?  DNSODM204_QUADMIC（四個(gè)Mictor連接器）

?  DNSODM204_SE（移動(dòng)SDRAM）

?  DNSODM204_USB（USB2.0物理層）

?  DNSODM204_DDR2_2GB

?  DNSODM204_DDR2_FAST

?  DNSODM204_QDRII +

?  DNSODM204_MICTOR_IO（雙Mictor連接器）

l  每個(gè)FPGA上的高速接口：

?  QSFP +模塊用于4個(gè)10 GbE或單個(gè)40 GbE

?  4個(gè)SFP +模塊

l  DNTC（DINI收發(fā)器連接器），每個(gè)16通道。每個(gè)FPGA一個(gè)。每個(gè)能夠支持：

?  16通道PCIe（GEN1 / GEN2 / GEN3）

?  CX4，以太網(wǎng)，XAUI，Infiniband

?  16個(gè)SFP +模塊用于10 GbE

?  4個(gè)QSFP +模塊用于40 GbE

?  16個(gè)USB3.0 / 2.0（A，AB，B）

?  16個(gè)串行ATA II（SATA II）

?  16倍SMA

l  TMB總線：現(xiàn)場(chǎng)FPGA和Config FPGA之間的預(yù)配置高速數(shù)據(jù)移動(dòng)

?  FPGA和Config FPGA之間的5 GB / s DMA（帶PCIe / USB /與主機(jī)PC的以太網(wǎng)連接）

l  全網(wǎng)狀單通道GTH收發(fā)器互連

?  A?B，A?C，A?D，B?C，B?D，C?D

l  主總線（YMB），用于所有四個(gè)FPGA之間的總線互連

?  40個(gè)信號(hào)，單端

l  Marvell MV78200 Discovery Innovation雙CPU [請(qǐng)參見DNCPU板]

?  1 GHz時(shí)鐘

?  雙USB2.0端口（B型連接器）

?  雙Serial-ATA II連接器，用于2個(gè)外部硬盤驅(qū)動(dòng)器（SATA II）

?  千兆以太網(wǎng)接口

-       10/100/1000 GbE（RJ45連接器）

?  SheevaTM CPU Core（符合ARM v5TE）

-       亂序執(zhí)行

-       符合IEEE的單精度和雙精度浮點(diǎn)

-       16位Thumb指令集提高了代碼密度

-       DSP指令可提高信號(hào)處理應(yīng)用程序的性能

-       MMU支持虛擬內(nèi)存功能

-       雙緩存：32 KB用于數(shù)據(jù)和指令，奇偶校驗(yàn)

-       L2緩存：每個(gè)CPU 512 KB統(tǒng)一L2緩存（總計(jì)1MB），受ECC保護(hù)。

?  1 GB外部DDR2 SDRAM

-       以128M x 64配置進(jìn)行組織

-       400 MHz（帶DDR的800 MHz數(shù)據(jù)速率）

?  RS232端口，用于終端式觀察

?  配置后，兩個(gè)CPU完全專用于用戶應(yīng)用程序

?  Linux操作系統(tǒng)

-       通過GPL許可提供的來源和示例（免費(fèi)）

-       約15秒啟動(dòng)CPU

l  五個(gè)獨(dú)立的低偏斜全局時(shí)鐘網(wǎng)絡(luò)和一個(gè)固定時(shí)鐘

?  五個(gè)用于G0-G4的高分辨率，用戶可編程合成器

-       Silicon Labs Si5326：2kHz至945 MHz

?  用戶可以通過Marvell uP RS232，USB，PCIe或以太網(wǎng)進(jìn)行配置

?  全球時(shí)鐘網(wǎng)絡(luò)以差分和平衡的方式分布

l  每個(gè)FPGA通過12個(gè)子卡連接器進(jìn)行靈活的定制和堆疊

?  DNBC（DINI Bank連接器）擴(kuò)展連接器

-       每個(gè)連接器一排

子卡（1到12個(gè)連接器）

將FPGA添加到FPGA互連（板間或板內(nèi)）

-       連接器：非專有；一應(yīng)俱全;便宜的

-       24對(duì)LVDS對(duì)+ 4個(gè)單端+時(shí)鐘

52單端

?  使用源同步LVDS的所有信號(hào)上的700MHz

?  子卡設(shè)置的信號(hào)電壓（+ 1.2V至+ 1.8V）

?  重啟

?  隨附的電源軌（帶保險(xiǎn)絲）：

-       + 12V（最大24W），+ 3.3V（最大10W）

?  使用LVDS與子卡之間的引腳多路復(fù)用（最高10倍）

l  通過FPGA寄存器回讀進(jìn)行的非侵入式調(diào)試：DN_Readbacker

l  Mentor Flexras分區(qū)工具的模型

l  快速無痛的FPGA配置

?  USB，電纜PCIe，以太網(wǎng)，JTAG

?  USB記憶棒的獨(dú)立配置

?  配置錯(cuò)誤報(bào)告

?  加速配置回讀以進(jìn)行高級(jí)調(diào)試

l  RS232端口，用于基于嵌入式FPGA的SOC uP調(diào)試

?  可通過單獨(dú)的2信號(hào)總線從所有FPGA訪問

l  通過JTAG接口完全支持嵌入式邏輯分析儀

?  Vivado邏輯分析儀和其他第三方解決方案

l  狀態(tài)FPGA控制的LED：

?  足夠多的彩色LED可以融化奶酪。