當(dāng)前位置:首頁>>解決方案>Open RFSOC開源系統(tǒng)
發(fā)布時(shí)間:2023-07-28 18:34:39瀏覽次數(shù):2567
隨著新技術(shù)的發(fā)展,在電子系統(tǒng)領(lǐng)域底層硬件架構(gòu)帶來統(tǒng)一性的基礎(chǔ),彼睿電子作為RFSOC國(guó)內(nèi)技術(shù)實(shí)際開發(fā)的領(lǐng)先者,在雷達(dá)、通信、電抗、測(cè)試測(cè)量、量子計(jì)算等領(lǐng)域積累了豐富的經(jīng)驗(yàn),在逐步取代傳統(tǒng)分離式器件底層架構(gòu)上面,給客戶帶來一種新的選擇,新的技術(shù)應(yīng)用是客戶在產(chǎn)品性能,可靠性、高性價(jià)比上面帶來了可喜回饋,彼睿電子適時(shí)推出OpenRFSOC開源系統(tǒng)。
OpenRFSOC框架是一個(gè)開源系統(tǒng),可以更輕松地使用 AMD 自適應(yīng)平臺(tái)。提供基于 Python 、 Matlab、C++、GunRadio的接口來加載硬件覆蓋和控制可編程邏輯,無需 ASIC 風(fēng)格、以硬件為中心的設(shè)計(jì)工具。提供豐富的系統(tǒng)級(jí)、工程化、全開源的工程案列,主要面向雷達(dá)及電子對(duì)抗、無線通信、測(cè)試測(cè)量、量子計(jì)算等領(lǐng)域,持續(xù)不斷更新開源案列,讓工程師的相關(guān)開發(fā),提供系統(tǒng)工程化的參考,極大降低系統(tǒng)工程化的研發(fā)門檻。
主要三方面心愿:
降低新技術(shù)RFSOC的使用成本
降低新技術(shù)RFSOC的開發(fā)難度
讓工程師從底層硬件架構(gòu)不一致,帶來的反復(fù)底層開發(fā)種解脫出來
彼睿電子愿意聯(lián)合知名高校和研究機(jī)構(gòu),針對(duì)于RFSOC開源系統(tǒng),在統(tǒng)一的硬件架構(gòu)和開發(fā)環(huán)境下,持續(xù)開發(fā)并且更新工程化、系統(tǒng)級(jí)、全開源功能案例,致力于學(xué)生在學(xué)習(xí)基礎(chǔ)理論至實(shí)際具備完整功能的電子設(shè)備之間距離的縮小,讓學(xué)生有個(gè)工程化、完整系統(tǒng)級(jí)功能案列,并且再次基礎(chǔ)上,能夠發(fā)揮學(xué)生天馬行空的想象,實(shí)際開發(fā)出更具有創(chuàng)新功能的電子設(shè)備。
聯(lián)合實(shí)驗(yàn)建立:
1、聯(lián)合開發(fā)系統(tǒng)級(jí)工程化案列
2、教育培訓(xùn)
3、商業(yè)模式探討
OpenRFSOC開源系統(tǒng)硬件板卡RFSoC 2x2 是一種高性能計(jì)算系統(tǒng),針對(duì)高達(dá) 4 GSPS 的采樣信號(hào)和高達(dá) 6 GSPS 的信號(hào)生成進(jìn)行了優(yōu)化。該板基于 AMD 的ZYNQ Ultrascale+ Gen1 RFSoC 設(shè)備,提供2個(gè)高速 ADC 端口、2個(gè)高速 DAC 端口、4GBytes 的 2400MHz DDR4 內(nèi)存和一個(gè)用于高速數(shù)據(jù)卸載的 40G 以太網(wǎng) QSFP28 端口。AMD ZYNQ UltraScale+ 設(shè)備包括一個(gè)四核 ARM Cortex-A53、一個(gè)雙核 ARM Cortex R5F、單片直接射頻采樣 ADC 和 DAC,以及其他幾個(gè)有助于獲取和處理高速數(shù)據(jù)的高性能內(nèi)核。RFSoC 板可與所有 AMD Vitis/Vivado 工具和PYNQ、Matlab、C++、GunRadio開源框架配合使用。
OpenRFSOC開源系統(tǒng)非實(shí)時(shí)開源軟件架構(gòu)
RFLab 框架的實(shí)現(xiàn),允許構(gòu)建和測(cè)試許多物理層設(shè)計(jì)。該參考設(shè)計(jì)結(jié)合了 RFLab 框架模塊的 MATLAB 和 FPGA 實(shí)現(xiàn),可輕松實(shí)現(xiàn)擴(kuò)展和定制。雖然參考設(shè)計(jì)使用 MATLAB 來控制節(jié)點(diǎn)和執(zhí)行信號(hào)處理,但它還允許具有嚴(yán)格延遲要求的應(yīng)用程序?qū)r(shí)間關(guān)鍵處理轉(zhuǎn)移到 FPGA 中。
Matlab 案例
? 單音輸出100MHz ~ 1GHz(matlab+HDL開源代碼)
? 單音接收100MHz ~ 1GHz(matlab+HDL開源代碼)
? 雙音接收100MHz ~ 1GHz(HDL開源代碼)
? 500MHz,1GHz 寬帶matlab輸出
? 500MHz,1GHz 寬帶matlab接收
? 基本調(diào)制波形基帶matab調(diào)制后直接輸出
? 接收調(diào)制后的基帶信號(hào)進(jìn)行matlab處理
OpenRFSOC開源系統(tǒng)面向不同領(lǐng)域提供的系統(tǒng)級(jí)開源案列
無線通信領(lǐng)域
? 單發(fā)單收單載波400MHz帶寬基帶開源案列(HDL開源代碼)
? 單發(fā)單收OFDM 400Mhz帶寬基帶開源案列(HDL開源代碼)--規(guī)劃案列
? 數(shù)字收音機(jī)AM/FM基帶/FM廣播(HDL開源代碼)---規(guī)劃案列
雷達(dá)及電子對(duì)抗領(lǐng)域
? 2TR LFM脈沖壓縮(HDL開源代碼)--規(guī)劃案列
? 2T2R LFM AOA測(cè)角(HDL開源代碼)--規(guī)劃案列
? 數(shù)字信道化接收機(jī)(HDL開源代碼)--規(guī)劃案列
測(cè)試測(cè)量
? 具備接收2通道示波器(HDL開源代碼、上位機(jī)控制軟件代碼開源)2TR板卡工程版本未裁剪移植完成
? 實(shí)時(shí)頻譜分析儀/FFT(HDL開源代碼、上位機(jī)控制軟件代碼開源)2TR板卡工程版本未裁剪移植完成
? 矢量信號(hào)源(HDL開源代碼、上位機(jī)控制軟件代碼開源)2TR板卡工程版本未裁剪移植完成
電子工程底層基礎(chǔ)開源工程案列
? MTS同步技術(shù)(HDL開源代碼)
? 寬帶幅相校準(zhǔn)控制算法(HDL開源代碼)--2TR板卡工程版本未裁剪移植完成
公司名稱:西安彼睿電子科技有限公司
公司地址:西安市雁塔區(qū)科創(chuàng)路168號(hào)西電科技園E座8樓
郵箱:sales@interwiser.com
網(wǎng)址:www.symphonymuscat.com
聯(lián)系電話
029-84508304Copyright 2019 ? InterWiser.com All Rights Reserved. 陜ICP備19025680號(hào)-1
技術(shù)支持/名遠(yuǎn)科技